

별첨 시본은 아래 출원의 원본과 동일함을 증명함.

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출 원 번 호

10-2003-0026686

Application Number

출 원 년 월 일 Date of Application 2003년 04월 28일 APP 28 2003

APR 28, 2003

술 원 Applicant(s) : 삼성전자주식회사

SAMSUNG ELECTRONICS CO., LTD.



2003

녀 06

뭐 04

01

특 허 청

COMMISSIONER

1020030026686

출력 일자: 2003/6/5

【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【제출일자】 2003.04.28

【발명의 명칭】 주파수 혼합 회로 및 방법과 고주파 수신회로 및 방법

【발명의 영문명칭】 CIRCUITS AND METHOD FOR MIXING FREQUENCY, AND CIRCUITS

AND METHOD FOR RECEIVING RADIO FREQUENCY

【출원인】

【명칭】 삼성전자 주식회사

【출원인코드】 1-1998-104271-3

【대리인】

【성명】 박영우

【대리인코드】 9-1998-000230-2

【포괄위임등록번호】 1999-030203-7

【발명자】

【성명의 국문표기】 김영진

【성명의 영문표기】 KIM, Young Jin

【주민등록번호】 720506-1779522

【우편번호】 449-908

【주소】 경기도 용인시 기흥읍 영덕리 13번지 두진아파트 104동

1806호

【국적】 KR

【발명자】

【성명의 국문표기】 황인철

【성명의 영문표기】HWANG, In Chul【주민등록번호】701001-1149817

【우편번호】 137-930

【주소】 서울특별시 서초구 반포1동 반포주공아파트 353동 406호

【국적】 KR

【심사청구】 청구

【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정

에 의한 출원심사 를 청구합니다. 대리인

박영우 (인)

7	人	人	=	٦
L		\mathbf{T}	ᄑ	1

【기본출원료】	20	면		29,000	원
【가산출원료】	27	면		27,000	원
【우선권주장료】	0	건		0	원
【심사청구료】	53	항		1,805,000	원
[합계]	1 86	1 861 000			

[첨부서류] 1. 요약서·명세서(도면)_1통 1020030026686

출력 일자: 2003/6/5


【요약서】

【요약】

본 발명은 주파수 혼합회로 및 방법을 개시한다. 주파수 혼합회로는 제1 및 제2차 동 증폭회로들, 감산회로, 혼합회로를 포함한다. 제1차동 증폭회로는 제1주파수를 가지며 제1입력신호 쌍을 차동 증폭하여 제1차동 증폭신호를 발생한다. 제2차동 증폭회로는 제1주파수와 동일한 주파수를 가지며 제1입력신호 쌍과 직교하는 제2입력신호 쌍을 차동 증폭하여 제2차동 증폭신호를 발생한다. 감산회로는 제1차동 증폭신호와 제2차동 증폭신호를 감생한다. 감산회로는 제1차동 증폭신호와 제2차동 증폭신호를 감상하여 감산신호를 발생한다. 혼합회로는 감산신호와, 제2주파수를 가지며 서로 직교하는 제1 및 제2구동신호 쌍들을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 2 . 차 고조파 성분이 제거되고 서로 직교된 출력신호 쌍을 발생한다.

【대표도】

도 2



【명세서】

【발명의 명칭】

주파수 혼합회로 및 방법과 고주파 수신회로 및 방법{CIRCUITS AND METHOD FOR MIXING FREQUENCY, AND CIRCUITS AND METHOD FOR RECEIVING RADIO FREQUENCY}

【도면의 간단한 설명】

도 1은 종래의 직접 변환 수신기의 고주파 수신회로를 설명하기 위한 도면.

도 2는 본 발명에 의한 고조파 제거형 혼합회로의 바람직한 제1실시예의 회로도.

도 3은 본 발명에 의한 고조파 제거형 혼합회로의 바람직한 제2실시예의 회로도.

도 4는 본 발명에 의한 고조파 제거형 혼합회로의 바람직한 제3실시예의 회로도.

도 5는 본 발명에 의한 고주파 수신회로의 바람직한 일실시예의 구성도.

도 6은 도 5의 구동신호들의 위상관계를 도시한 도면.

도 7은 본 발명에 의한 고주파 수신회로의 바람직한 다른 실시예의 구성도.

도면의 주요 부분에 대한 부호의 설명

100, 200, 400 : 주파수 혼합회로 110, 120, 410 : 차동증폭회로

130 : 감산회로 140, 240 : 혼합회로

420 : 고주파 제거회로 500, 600 : 고주파 수신회로

510 : 저잡음증폭기 520 : 트랜스포머

530, 540, 640 : 다상필터

550, 560 : 고조파 제거형 서브 하모닉 더블 배런스 혼합기

570, 580 : 증폭기

650, 660 : 고조파 제거형 더블 밸런스 혼합기

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

<17> 본 발명은 주파수 혼합회로 및 방법과, 고주파 수신회로 및 방법에 관한 것으로서, 특히 직접변환수신기(DCR: DIRECT CONVERSION RECEIVER)에서 2차 혼변조 왜곡(IMD2: SECONDARY-ORDER INTER MODULATION DISTORTION)을 저감시킬 수 있는 회로 및 방법에 관한 것이다.

의반적으로 직접 변환 수신기 또는 호모다인(HOMODYNE) 수신기와 같은 수신기는 수 퍼헤테로다인(superheterodyne) 수신기에 비하여 상당한 이점을 제공한다.

<19> 도 1은 종래의 직접 변환 수신기의 고주파 수신회로도이다.

<20> 도 1에 도시된 바와 같이, DCR은 입력신호를 IF 신호로 임의의 중간 변환 (translation)하지 않고 자신의 기저대(BASEBAND) 동위상(I : INPHASE) 및 직교(Q : QUADRATURE) 성분으로 직접적으로 변환한다.

안테나(10)를 통하여 수신된 고주파신호(RF)는 저잡음 증폭기(LNA: LOW NOISE
 AMPLIFIER)(12)를 통과한 후 분리되어 두개의 혼합기 (14, 16)에 인가된다. 상부 혼합기(14)에서, RF신호는 반송파 주파수와 동일한 주파수를 가지며 국부발진

기(LO: Local Oscillator)(20)로부터 발생된 국부발진신호, 예를 들면 cosων와 혼합된다. 하부 혼합기(16)에서, RF신호는 상부 혼합기(14)와 동일하지만 π/2이상기(18)의 위상 변화를 가진 정현파, 예를 들면 sin(ων)와 혼합된다.

- 혼합기(14, 16)는 기저대역 및 두배의 반송 주파수(2fc)로 중심화된 희망 신호의 동위상(I)및 직교(Q) 성분을 발생시킨다. 발생된 신호 중 고주파수 성분은 저역 통과 필 터(22, 24)에 의해 제거되고 기저대역의 동위상 및 직교 신호(I, Q)는 최종적으로 증폭 기(26, 28)에 의해 증폭되어 출력된다.
- <23> 이와 같은 DCR은 수퍼헤테로다인 수신기에 비하여 회로구성이 간단하여 하나의 집 적회로로 구현하는 것을 용이하게 하므로 저가로 소형제작이 가능하다.
- -24> 그러나, DCR은 몇 가지 단점을 가지고 있다. DCR이 가진 하나의 문제점은 혼합기에서 제공된 2차 혼변조왜곡(IMD2)이다. IMD2는 혼합기가 본래 비선형 능동소자를 사용한다라는 사실에 기인한다.
- 즉, 비선형 능동소자를 통한 RF신호처리 과정에서, 두 개의 다른 입력 주파수신호의 고조파들끼리의 합과 차로 조합된 출력주파수 성분이 나오게 된다. RF 신호가 희망신호와 함께 검출될 때, 혼합기에서 비선형성은 DC 오프셋 이외에 기저대역에서 원하지않는 신호의 제2고조파를 발생시킨다.
- 일반적인 비선형 회로에 두개의 주파수 성분 (f1,f2)을 갖는 입력 신호를 인가하면, 회로 자체의 비선형성에 의하여 입력에 가해진 주파수 이외에 2*f1, 2*f2, f1-f2, f1+f2, 3*f1, 3*f2, 2*f1-f2, 2*f2-f1, 2*f1+f2, 2*f2+f1 등의 주파수 성분이 생성된다.



이러한 비선형성으로 인한 주파수 성분은 출력으로부터 얻고자 하는 소망의 주파수 <27> 를 중심으로 필터에 의해서 제거하는 것이 통상적이다.

- <28> 입력 주파수 fl과 f2가 거의 동일하고. 출력중 소망의 주파수가 기저 대역으로 설 정된 애플리케이션에 있어서는, 비선형성으로 인한 주파수 성분 중 기저 대역 주파수와 거의 비슷한 f1 - f2의 성분은 필터에 의하여 거의 제거되지 않는다. 이러한 성분들은 작은 주파수 차이를 갖는 채널 간에 서로 간섭하는 형태로 나타나거나, 혹은 신호 대역 내의 신호들이 상호 간섭함으로써 신호를 왜곡시키는 현상이 있다.
- <29> 이와 같은 f1 - f2성분을 2차 상호 변조 왜곡(IMD2)이라 칭한다. 이러한 IMD2양과 입력 주파수가 증폭된 양과의 관계를 통해 회로의 선형성을 나타낼 수 있다. 이러한 회 로의 선형성을 나타내는 값을 2차 인터셉트 포인트(2nd order intercept point, IP2)라 칭한다.
- 또한. DCR이 희망 신호를 기저대역으로 시프트시키기 때문에, 혼합기에 의해 발생 <30> 된 IMD2는 수신기의 성능을 상당히 저하시킬 수 있다.
- <31> 이와 같은 DCR에서 IMD2의 문제점을 해결하기 위하여 다양한 시도들이 진행되고 있 다.
- <32> 하나의 방법으로는 부하 저항의 미스매칭을 조절하여 출력에 나오는 2차 고조파의 위상과 크기가 같아지도록 하여 차동적으로 신호를 다음 단에 전송하는 과정에서 2차 고 조파 성분이 제거되도록 하는 것이다.
- <33> 그러나 이와 같은 부하저항 정합방법은 부하 저항값을 얼마나 미세하게 조절하느냐 가 좋은 IP2의 특성을 얻는 데 관건이 된다. 그러나, 하나의 집적회로기판에 부하저항을

형성함에 있어서, 부하저항의 저항값을 미세하게 조정하는 것은 집적회로 제조공정상한계를 가지고 있다.

- <34> 다른 방법들이 한국특허공개번호 2001-34820호(미국출원번호09/064,930), 2002-68128호(본 발명자의 선출원건)에 각각 개시되어 있다.
- <35> 공개특허 2001-34820호에서는 혼합기에서 출력된 신호의 국성을 인버터에서 스위칭 함으로써 2차 왜곡을 저역통과필터의 통과대역 밖으로 전환하여 제거한다. 또한, 2차 왜 곡의 다운변환을 감소하기 위하여 인버터의 스위칭 주파수는 입력신호의 대역폭보다 크 게 한다.
- <36> 공개특허 2002-68128호에서는 상보적인 능동소자들의 트랜스콘덕턴스의 1차도함수 값이 극대값과 극소값을 갖는 영역에서 바이어스되도록 회로를 구성하여 서로 상쇄되도록 하여 IMD2의 영향을 감소한다.

【발명이 이루고자 하는 기술적 과제】

- <37> 본 발명의 목적은 상기 종래 기술의 문제점을 해결하기 위하여 2차 혼변조 왜곡을 제거하여 선형성을 향상시킬 수 있는 주파수 혼합회로 및 방법을 제공하는 데 있다.
- <38> 본 발명의 다른 목적은 개선된 주파수 혼합회로 및 방법을 사용하여 수신품질을 향상시킬 수 있는 고주파 수신회로 및 방법을 제공하는 데 있다.

【발명의 구성 및 작용】

상기 목적을 달성하기 위하여 본 발명에 의한 주파수 혼합회로의 제1양상(aspect)
 은 제1 및 제2차동 증폭수단들, 감산수단, 혼합수단을 포함한다. 제1차동 증폭수단은
 제1주파수(f1)를 가지며 제1입력신호 쌍(RF1, RF2)을 차동 증폭하여 제1차동 증폭신호를

발생한다. 제2차동 증폭수단은 제1주파수와 동일한 주파수를 가지며 제1입력신호 쌍과 직교하는 제2입력신호 쌍(RF3, RF4)을 차동 증폭하여 제2차동 증폭신호를 발생한다. 감산수단은 제1차동 증폭신호와 제2차동 증폭신호를 감산하여 감산신호를 발생한다. 혼합수단은 감산신호와, 제2주파수(f2)를 가지며 서로 직교하는 제1 및 제2구동신호 쌍들(LO1, LO2)(LO3,LO4)을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거되고 서로 직교된 출력신호 쌍을 발생한다.

- <40> 제1양상에서 제2주파수는 제1주파수의 약 1/2 주파수를 가진다.
- 제1양상에서 감산수단은 제1 및 제2트랜스포머들을 포함한다. 제1트랜스포머는 제1 차동 증폭수단과 혼합수단의 사이에 연결되어 상기 제1차동 증폭신호를 제1극성으로 유 도결합하고, 제2트랜스포머는 제2차동 증폭회로와 혼합회로의 사이에 연결되어 제2차동 증폭신호를 제1극성과 반대극성인 제2극성으로 유도 결합한다.
- 제1양상에서 차동 증폭수단은 중앙 탭이 제1전원전압에 결합된 트랜스포머의 제1권선의 양단에 각각 콜렉터가 연결되고, 입력신호 쌍의 각 신호가 각각 베이스에 연결된에미터 결합 트랜지스터 쌍과, 에미터 결합 트랜지스터 쌍의 에미터 공통노드와 제2전원전압 사이에 연결된 바이어스 전류소스를 포함한다.
- 본 발명의 제2양상은 제1양상의 서브 하모닉 더블 밸런스 혼합회로를 통상의 길버 트셀 코아로 변경한 혼합회로의 구조를 가진다. 따라서, 제2양상에서는 제1주파수와 제2 주파수가 동일하다.
- 본 발명의 제3양상은 차동 증폭수단, 고조파 제거수단, 혼합수단을 구비한다. 차동
 증폭수단은 제1주파수(f1)를 가지며 제1입력신호 쌍(RF1, RF2)을 차동 증폭하여 제1 및

제2노드에 각각 제1 및 제2전류신호들을 발생한다. 고조파 제거수단은 제1주파수와 동일한 주파수를 가지며 제1입력신호 쌍과 직교하는 제2입력신호 쌍(RF3, RF4)에 응답하여 제1 및 제2노드에 각각 제3 및 제4전류신호들을 발생한다. 혼합수단은 제1 및 제2노드에 결합된 전류신호들과, 제2주파수(f2)를 가지며 서로 직교하는 제1 및 제2구동신호 쌍들 (L01, L02)(L03,L04)을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 서로 직교된 출력신호 쌍을 발생한다.

- ~45> 고조파 제거수단은 제1노드에 에미터가 연결되고, 제2입력신호 쌍의 한 신호가 베이스에 결합되고, 제1바이어스 전류소스를 통하여 전원전압에 결합된 제1트랜지스터와, 제1노드와 접지전압 사이에 연결된 제2바이어스 전류소스와, 제2노드에 에미터가 연결되고, 제2입력신호 쌍의 다른 신호가 베이스에 결합되고, 제3바이어스 전류소스를 통하여 전원전압에 결합된 제2트랜지스터와, 제2노드와 상기 접지전압 사이에 연결된 제4바이어스 전류소스를 포함한다. 또한, 차동증폭수단의 바이어스전류소스의 바이어스 전류는 제1 내지 제4 바이어스 전류소스의 전류의 배의 값을 가진다.
- <46> 본 발명에 의한 주파수 혼합방법의 제1양상은
- (a) 제1주파수를 가지며 제1입력신호 쌍을 차동 증폭하여 제1차동 증폭신호를 발생하는 단계;
- (b) 제1주파수와 동일한 주파수를 가지며 제1입력신호 쌍과 직교하는 제2입력신호 쌍을 차동 증폭하여 제2차동 증폭신호를 발생하는 단계;
- <49> (c) 제1차동 증폭신호와 제2차동 증폭신호를 감산하여 감산신호를 발생하는 단계;

(d) 감산신호와, 제2주파수를 가지며 서로 직교된 제1 및 제2구동신호 쌍들을 서브하모닉 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거되고 서로 직교된 출력신호 쌍을 발생하는 단계를 구비한 것을 특징으로 한다.

- <51> 즉, 감산신호를 「^{RFO} , 제1차동증폭신호를 「^{RFIO} , 제2차동증폭신호를 「^{RFOO} 라 하면, 다음 수학식1로 표현할 수 있다.
- <52> 【수학식 1】 「RFO = RFIO 1 RFQO
- <53> 또한, 감산신호는 다음 수학식2로 표현이 된다.
- (54) [수학식 2] $I_{RFo} = \frac{I_{,}}{2} + \alpha_1 v_{\in} + \alpha_2 v_{\in}^2 + \alpha_3 v_{\in}^3 + \cdots$
- <55> 수학식2에서 제곱항의 계수 α2에 의해서 2차고조파 성분이 생성된다.
- <56> 제1입력신호 쌍을 ^{RFI = cos(@1^t)+cos(@2^t)}, 제2입력신호 쌍을 ^{RFQ = sin(@1^t)+sin(@2^t)라고 가정하면,}
- <57> 상기 제1 및 제2차동 증폭신호는 다음 수학식3 및 수학식4로 표현된다.
- <58> $I_{RFIo} = \frac{I_t}{2} + \alpha_1(\cos(\omega_1 t) + \cos(\omega_2 t)) + \alpha_2(\cos(\omega_1 t) + \cos(\omega_2 t))^2 + \alpha_3(\cos(\omega_1 t) + \cos(\omega_2 t))^3 + \cdots$ [수학식 3]
- <59> 【수학식 4】 $1_{RFQo} = \frac{I_t}{2} + \alpha_1(\sin(\omega_1 t) + \sin(\omega_2 t)) + \alpha_2(\sin(\omega_1 t) + \sin(\omega_2 t))^2 + \alpha_3(\sin(\omega_1 t) + \sin(\omega_2 t))^3 + \cdots$
- <60> 따라서, 상기 수학식1에 수학식3 및 수학식4에 대입하여 정리하면 다음 수학식5로 표현된다.

1020030026686

【수학식 5】

출력 일자: 2003/6/5

<61>
$$1_{RFo} = \alpha_{1}(\cos(\omega_{1}t + \theta) + \cos(\omega_{2}t + \theta))$$

$$+ \alpha_{2}(\cos(\omega_{1}t) + \cos(\omega_{2}t))^{2} - (\sin(\omega_{1}t) + \sin(\omega_{2}t))^{2} + \cdots$$

$$= \alpha_{1}(\cos(\omega_{1}t + \theta) + \cos(\omega_{2}t + \theta))$$

$$+ \alpha_{2}(\cos(2\omega_{1}t) + \cos(2\omega_{2}t) + 2\cos(\omega_{1} + \omega_{2})t))^{2} + \cdots$$

← 수학식5에서 다음의 수학식6 및 7의 삼각함수공식에 의거하여 직류성분과 두 주파수의 차성분항 (ω1-ω2)이 제거되게 된다.

$$<64>$$
 = $\cos^2(\omega_1 t) + \cos^2(\omega_2 t) + 2\cos(\omega_1 t)\cos(\omega_2 t)$

<65>
$$= \frac{1 + \cos(2\omega_1 t)}{2} + \frac{1 + \cos(2\omega_2 t)}{2} + \cos(\omega_1 + \omega_2)t + \cos(\omega_1 - \omega_2)t$$

$$<66$$
〉 【수학식 7】 $\sin(\omega_1 t) + \sin(\omega_2 t)$


<67>
$$= \sin(\omega_1 t) + \sin(\omega_2 t) + 2\sin(\omega_1 t)\sin(\omega_2 t)$$

<68>
$$= \frac{1 + \sin(2\omega_1 t)}{2} + \frac{1 + \sin(2\omega_2 t)}{2} - \sin(\omega_1 + \omega_2)t + \sin(\omega_1 - \omega_2)t$$

- 본 발명에서는 상술한 바와 같이 고주파신호를 위상 분리하고 위상 분리된 신호들에 응답하여 발생된 입력 전류신호들의 감산동작에 의해 2차 고조파 성분을 제거하는 혼합방식을 고조파 제거형 혼합회로(HCM: HARMONIC CANCELATION MIXER)라 정의한다.
- <70> 주파수 혼합방법의 제2양상은
- <71> (a) 제1주파수를 가진 제1입력신호 쌍을 차동증폭하여 제1차동 증폭신호를 발생하는 단계;
- (b) 제1주파수와 동일한 주파수를 가지며 제1입력신호 쌍과 직교하는 제2입력신호 쌍을 차동 증폭하여 제2차동 증폭신호를 발생하는 단계;

<73> (c) 제1차동 증폭신호와 상기 제2차동 증폭신호를 감산하여 감산신호를 발생하는 단계;

- (d) 감산신호와, 제2주파수를 가진 구동신호 쌍을 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거되고 서로 직교된 출력신호 쌍을 발생하는 단계를 포함한다.
- <75> 주파수 혼합방법의 제3양상은
- (a) 제1주파수(f1)를 가진 제1입력신호 쌍(RF1, RF2)을 차동 증폭하여 각각 제1 및 제2전류신호들을 발생하는 단계;
- (b) 제1주파수와 동일한 주파수를 가지며 제1입력신호 쌍과 직교하는 제2입력신호 쌍(RF3, RF4)에 응답하여 제1 및 제2전류신호들로부터 각각 제3 및 제4전류신호들을 감 산하여 제1 및 제2 감산신호들을 각각 발생하는 단계; 및
- (c) 제1 및 제2감산신호들과, 제2주파수(f2)를 가지며 서로 직교하는 제1 및 제2구동신호 쌍들(L01, L02)(L03,L04)을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 서로 직교된 출력신호쌍을 발생하는 단계를 포함한다.
- 또한, 본 발명에 의한 다른 목적을 달성하기 위하여 고주파 수신회로의 제1양상은 제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리하는 제1다상필터와, 제2주파수를 가진 국부발진신호를 위상 분리하여 서로 45° 위상차를 가지는 제1 및 제2그룹신호들을 발생하고, 각 그룹은 서로 직교하는 한 쌍의 구동신호 쌍을 각각 포함하는 제2다상필터와, 상기 제1 및 제2 다상필터들과 결합되고, 상기 한 쌍의 입력신호 쌍들과 상기 제1그룹신호의 한 쌍의 구동신호 쌍을 혼합하여 제3주파수를



가진 제1출력신호를 출력하는 제1혼합기와, 제1 및 제2 다상필터들과 결합되고, 상기 한 생의 입력신호 쌍들과 상기 제2그룹신호의 한 쌍의 구동신호 쌍을 혼합하여 상기 제3주 파수와 동일한 주파수를 가진 제2출력신호를 출력하는 제2혼합기를 구비한 것을 특징으로 한다. 여기서 제1 또는 제2혼합기는 고조파 제거형 서브 하모닉 더블 밸런스 능동혼합기를 사용한다.

출력 일자: 2003/6/5

- ~80° 고주파 수신회로의 제2양상은 제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리하는 제1다상필터와, 제2주파수를 가진 국부발진신호를 서로 직교하는 한 쌍의 구동신호 쌍들로 위상 분리하는 제2다상필터와, 제1 및 제2 다상필터들과 결합되고, 한 쌍의 입력신호 쌍들과 상기 한 쌍의 구동신호 쌍 중 하나의 구동신호 쌍을 혼합하여 제3주파수를 가진 제1출력신호를 출력하는 제1혼합기와, 제1 및 제2 다상필터들과 결합되고, 한 쌍의 입력신호 쌍들과 한 쌍의 구동신호 쌍 중 다른 하나의 구동신호 쌍을 혼합하여 제3주파수와 동일한 주파수를 가진 제2출력신호를 출력하는 제2 혼합기를 포함한다. 여기서, 제1 또는 제2혼합기는 고조파 제거형 더블 밸런스 능동 혼합기, 일명 길버트 셀 코아구조를 포함한 혼합기를 사용한다.
- < 81> 본 발명의 고주파 수신방법의 제1양상은
- (a) 제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리하는 단계;
- (b) 제2주파수를 가진 국부발진신호를 위상분리하여, 서로 직교하는 한 쌍의 구동 신호 쌍을 각각 포함하고, 서로 45° 위상차를 가지는 제1 및 제2그룹신호들을 발생하는 단계;

(c) 한 쌍의 입력신호 쌍들과 상기 제1그룹신호의 한 쌍의 구동신호 쌍을 제1혼합하여 제3주파수를 가진 제1출력신호를 출력하는 단계; 및

- (d) 제1 및 제2 다상필터들과 결합되고, 상기 한 쌍의 입력신호 쌍들과 제2그룹신호의 한 쌍의 구동신호 쌍을 제2혼합하여 제3주파수와 동일한 주파수를 가진 제2출력신호를 출력하는 단계를 구비한 것을 특징으로 한다.
- <86> 고주파 수신방법의 제2양상은
- (a), 제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리하는 단계;
- (b) 제2주파수를 가진 국부발진신호를 서로 직교하는 한 쌍의 구동신호 쌍들로 위상 분리하는 단계;
- (c) 한 쌍의 입력신호 쌍들과 상기 한 쌍의 구동신호 쌍 중 하나의 구동신호 쌍을 제1혼합하여 제3주파수를 가진 제1출력신호를 출력하는 단계; 및
- (d) 한 쌍의 입력신호 쌍들과 상기 한 쌍의 구동신호 쌍 중 다른 하나의 구동신호 . 쌍을 혼합하여 상기 제3주파수와 동일한 주파수를 가진 제2출력신호를 출력하는 단계를 포함한다.
- 본 발명에서 주파수 혼합회로 및 고주파 수신회로는 하나의 반도체 기판, 예컨대 실리콘기판, 실리콘 게르마늄 기판, 갈륨아세나이드기판, 또는 인듐포스포러스기판상에 BJT, MOS, CMOS, BiCMOS, HBT, MESFET, HEMT 설계기술로 형성될 수 있다.
- <92> 감산수단의 트랜스포머는 반도체 기판 상에 모놀리틱 마이크로웨이브 트랜스포머 (e.g., balun)로 형성될 수 있다.

<93> 본 발명에서 제1전원전압은 포지티브 전원전압으로 5 내지 1V 의 레벨을 가질 수 있고, 제2전원전압은 접지전압 또는 네가티브 전원전압으로 구성될 수 있다.트랜스포머를 채용한 제1 및 제2양상의 혼합회로들은 저전원전압의 채용을 가능하게 한다.

- <94> 본 발명에서 혼합수단은 길버트셀 혼합기, 폴디드 캐스코우드 혼합기, 하모닉 혼합기 등을 포함할 수 있다.
- 본 발명의 회로는 휴대용 통신기기, 예컨대 휴대폰, PCS폰, 무선랜 송수신기등의고주파 송수신기의 다운컨버터 및 업컨버터에 적용이 가능하다. 특히, 유럽방식(GSM)의 900MHz의 휴대폰 단말기, 1,800MHz 및 1,900MHz의 PCS폰 단말기의 직접변환수신기에 적합하다.
- 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 구체적으로 설명하고 자 한다. 이 실시예는 이 기술에 숙련된 자들이 본 발명을 실시할 수 있게 충분히 상세 하게 기술한다.
- <97> 1.주파수혼합회로
- <98> < 실시예 1 >
- <99> 도 2를 참조하면, 실시예1의 주파수 혼합회로(100)는 차동 증폭회로들(110, 120), 감산회로(130), 혼합회로(140)를 포함한다.
- 차동 증폭회로(110)는 180° 위상차를 가진 제1입력신호 쌍(RF1, RF2)을 차동 증폭하여 차동 증폭신호(I_{RFQo})를 발생하기 위하여 입력신호 쌍(RF1, RF2)의 각 신호가 각각 베이스에 연결된 에미터 결합 트랜지스터 쌍(Q1, Q2)을 포함한다. 에미터 결합 트랜지스

터 쌍(Q1, Q2)의 에미터 공통노드(CN1)와 접지전압(GND) 사이에 바이어스 전류(I_t)를 제공하는 바이어스 전류소스(BCS1)를 연결한다. 공통노드(CN1)와 트랜지스터(Q1)의 에미터 사이에 리제너레이션 저항(R1)이 연결되고, 공통노드(CN1)와 트랜지스터(Q2)의 에미터 사이에 리제너레이션 저항(R2)이 연결된다.

- <102> 감산회로(130)는 제1차동증폭신호와 제2차동증폭신호를 감산하여 감산신호(I_{RFo})를 발생하기 위하여 제1 및 제2트랜스포머들(T1, T2)와 바이어스 전류소스(BCS3)를 포함한 다.
- 지1트랜스포머(T1)는 동일 극성을 가지는 제1 및 제2권선(W1, W2)을 포함한다. 제1 권선(W1)의 일단은 제1차동증폭회로(110)의 트랜지스터(Q1)의 콜렉터에 연결되고, 타단 은 트랜지스터(Q2)의 콜렉터에 연결되고 중앙 팁에는 전원전압(VCC)이 연결된다. 제1권 선(W1)에 흐르는 제1차동증폭신호는 제2권선(W2)에 유도된다.
- <104> 제2트랜스포머(T2)는 서로 다른 극성을 가지는 제1 및 제2권선(W3, W4)을 포함한다. 제2트랜스포머(T2)의 제1권선(W3)의 극성은 제1트랜스포머(T1)의 제1권선(W1)

과 반대 극성을 가지며, 제2트랜스포머(T2)의 제2권선(W4)의 극성은 제1트랜스포머(T1)의 제2권선(W2)과 동일 극성을 가진다. 제1권선(W3)의 일단은 제2차동 증폭회로(120)의트랜지스터(Q3)의 콜렉터에 연결되고, 타단은 트랜지스터(Q4)의 콜렉터에 연결되고 중앙탑에는 전원전압(VCC)이 연결된다. 제1권선(W3)에 흐르는 제2차동 증폭신호는 제2권선(W4)에 유도된다.

- <105> 제1트랜스포머(T1)의 제2권선(W2)의 일단은 혼합회로(140)에 연결되고, 타단은 공통노드(CN3)에 연결되고, 제2트랜스포머(T2)의 제2권선(W3)의 일단은 공통노드(CN3)에 연결되고, 타단은 혼합회로(140)에 연결된다. 공통노드(CN3)와 접지전압(GND)사이에 바이어스 전류소스(BCS3)가 연결되어 혼합회로(140)를 직류 바이어싱한다.
- 따라서, 상술한 제1 및 제2트랜스포머(T1, T2)의 결합구성에 의해 제1 및 제2 차동 신호의 감산동작이 이루어진다. 이와 같은 트랜스포머를 사용한 감산구성은 저전원전압 의 사용을 가능하게 하고 1차측과 2차측이 전기적으로 아이솔레이션되므로 신호누설의 문제점을 개선할 수 있다.
- 혼합회로(140)는 콜렉터와 에미터가 각가가 공통연결된 트랜지스터 쌍으로 이루어 진 4개의 주파수 체배기(FD1~FD4)를 포함하는 서브 하모닉 더블 밸런스 혼합회로로 구성 한다. 서브하모닉 더블 밸런스 혼합회로는 구동신호(LO1~LO4)의 주파수(f2)가 입력신호 (RF1~RF4)의 주파수(f1)의 약 1/2의 주파수를 가진다. 혼합회로(140)에 결합되는 한 쌍 의 구동신호 쌍들(LO1, LO2)(LO3,LO4)은 서로 직교되고, 각 구동신호 쌍의 신호들은 서 로 180°의 위상차를 가진다.



<108> 본 발명에 따르면, 상기 혼합회로(140)는 f1-2f2 주파수 성분이 포함된 고조파 성분을 포함한다.

- <109> 제1주파수 체배기(FD1)는 공통 콜렉터가 제1출력단자(ON1)에 연결되고, 공통에미터가 제1트랜스포머(T1)의 제2권선(W2)의 일단에 연결된다. 주파수 체배기(FD1)의 제1베이스에는 0° 위상을 가진 구동신호(LO1)가 결합되고, 제2베이스에는 180° 위상을 가진 구동신호(LO2)가 결합된다.
- <110> 제2주파수 체배기(FD2)는 공통 콜렉터가 제2출력단자(ON2)에 연결되고, 공통에미터가 제1트랜스포머(T1)의 제2권선(W2)의 일단에 연결된다. 주파수 체배기(FD2)의 제1베이스에는 90° 위상을 가진 구동신호(LO3)가 결합되고, 제2베이스에는 270° 위상을 가진 구동신호(LO4)가 결합된다.
- 시3주파수 체배기(FD3)는 공통 콜렉터가 제1출력단자(ON1)에 연결되고, 공통에미터가 제2트랜스포머(T2)의 제2권선(W4)의 타단에 연결된다. 주파수 체배기(FD3)의 제1베이스에는 270° 위상을 가진 구동신호(LO4)가 결합되고, 제2베이스에는 90° 위상을 가진 구동신호(LO3)가 결합된다.
- <112> 제4주파수 체배기(FD4)는 공통 콜렉터가 제2출력단자(ON2)에 연결되고, 공통에미터가 제2트랜스포머(T2)의 제2권선(W4)의 타단에 연결된다. 주파수 체배기(FD4)의 제1베이스에는 180° 위상을 가진 구동신호(LO2)가 결합되고, 제2베이스에는 0° 위상을 가진 구동신호(LO1)가 결합된다.



<113> 전원전압(VCC)과 제1출력단자(ON1) 사이에 제1부하저항(R1)이 연결되고, 전원전압 (VCC)과 제2출력단자(ON2) 사이에 제2부하저항(R2)이 연결되고, 제1 및 제2출력단자 (ON1, ON2) 사이에 캐패시터(C)가 연결된다.

따라서, 실시예 1에서는 트랜스포머를 사용한 감산회로에 의해 제2고조파 성분이 제거되므로 2차 혼변조 왜곡이 감소되어 제1출력단자(ON1)에는 제1출력신호(IF1)이 출력되고, 제2출력단자(ON2)에는 제2출력단자(IF2)가 출력된다. 제1 및 제2출력신호(IF1, IF2)들은 서로 180°의 위상차를 가진다.

<115> < 실시예 2 >

- <116>도 3을 참조하면, 본 발명의 제2실시예의 주파수 혼합회로(200)는 상술한 제1실시예와 비교하여 혼합회로만 다르고 나머지 부분은 동일하므로 동일 부호로 처리하고 상세한 설명은 생략한다.
- <117> 제2실시예의 혼합회로(240)는 길버트 셀 코아구조를 한 더블 밸런스 혼합회로로 구성한다. 따라서, 구동신호(L01, L02)와 입력신호(RF1~RF4)의 주파수가 서로 동일하다.
- 이미터 결합 트랜지스터 쌍(Q5, Q6)의 제1콜렉터는 제1출력단자(ON1)에 연결되고, 제2콜렉터는 제2출력단자(ON2)에 연결된다. 제1베이스에는 0° 위상 가진 제1구동신호 (L01)가 결합되고, 제2베이스에는 180° 위상을 가진 제2구동신호(LO2)가 결합된다. 공통에미터는 제1트랜스포머(T1)의 제2권선(W2)의 일단에 연결된다.
- <119>에미터 결합 트랜지스터 쌍(Q7, Q8)의 제1콜렉터는 제1출력단자(ON1)에 연결되고, 제2콜렉터는 제2출력단자(ON2)에 연결된다. 제1베이스에는 180° 위상 가진 제2구동신호

1020030026686

출력 일자: 2003/6/5

(LO2)가 결합되고, 제2베이스에는 0° 위상을 가진 제1구동신호(LO1)가 결합된다. 공통에 미터는 제2트랜스포머(T2)의 제2권선(W4)의 타단에 연결된다.

<120> < 실시예 3 >

- <121> 도 4를 참조하면, 본 발명의 제3실시예의 주파수 혼합회로(400)는 차동 증폭회로 (410)는 제1주파수(f1)를 가지는 제1입력신호 쌍(RF1, RF2)을 차동 증폭하여 제1 및 제2 노드(N1, N2)에 각각 제1 및 제2전류신호들(I_{RF1}, I_{RF2})을 각각 발생한다. 차동 증폭회로 (310)는 에미터 결합 트랜지스터 쌍(Q13, Q14)과 바이어스 전류소스(BCS7)를 포함한다. 트랜지스터(Q13)의 콜렉터는 제1노드(N1)에 연결되고, 베이스는 0° 위상을 가진 제1입력 신호(RF1)에 결합되고, 에미터는 리제너레이션저항(r7)을 통하여 공통노드(CN4)에 연결된다. 트랜지스터(Q14)의 콜렉터는 제2노드(N2)에 연결되고, 베이스는 180° 위상을 가진 제2입력신호(RF2)에 결합되고, 에미터는 리제너레이션저항(R8)을 통하여 공통노드(CN4)에 연결된다.
- *122> 바이어스전류소스(BCS7)는 공통노드(CN4)와 접지전원(GND) 사이에 연결되어 직류바이어스 전류(2It)를 제공한다.
- <123> 고조파 제거회로(420)는 트랜지스터 쌍(Q15, Q16)과 바이어스 전류소스 (BCS8~BCS11)를 포함한다.
- <124> 트랜지스터(Q15)의 에미터는 제1노드(N1)에 연결되고, 베이스는 90° 위상을가진 제 3입력신호(RF3)에 결합되고, 콜렉터는 바이어스 전류소스(BCS8)를 통하여 전원전압(VCC) 와 결합된다. 제1노드(N1)와 접지 사이에는 바이어스 전류소스(BCS9)가 연결된다.



<125> 트랜지스터(Q16)의 에미터는 제2노드(N2)에 연결되고, 베이스는 270° 위상을가진 제4입력신호(RF4)에 결합되고, 콜렉터는 바이어스 전류소스(BCS10)를 통하여 전원전압 (VCC)와 결합된다. 제2노드(N2)와 접지 사이에는 바이어스 전류소스(BCS11)가 연결된다.

<126> 바이어스 전류소스들(BCS8, BCS10)은 바이어스전류소스들(BCS9, BCS11)의 직류 바이어스 전류값(It)과 동일한 직류 바이어스 전류값(It)을 가진다.

*127> 따라서, 트랜지스터(Q15)는 제3입력신호(RF3)의 +주기에서 턴온되지만 트랜지스터 (Q13)는 제1입력신호(RF1)의 +주기에서 턴온되므로 제1전류신호(I_{RF1})와 제3전류신호(I_{RF3})는 서로 반대방향의 전류 흐름을 가지게 된다. 즉, 제3입력신호(RF3) 가 제1입력신호(RF1)보다 위상이 90° 느리므로, Q13이 점점 턴오프 되어감에 따라 Q15가 점점 턴온 되므로 전류소스(BCS9)를 통하여 빠져나가는 전류를 보충하게 된다. 따라서, 결론적으로 제1노드(N1)에서 전류식은 다음 수학식 8 과 같이 표현된다.


<128> 【수학식 8】 $I_{REo1} = I_t + (I_{RF1} - I_{RF3})$

<129> . 마찬가지로 동일한 동작에 의해 제2노드(N2)에서 전류식은 다음 수학식 9와 같이 표현된다.

<130> 【수학식 9】 $I_{REo2}=I_{\rm r}+(I_{RF2}-I_{RF4})$


<131> 이와 같은 입력신호의 감산동작에 의해 2차 고조파성분이 제거된 상태로 혼합회로 (140)에 제공된다.

<132> 2. 고주파 수신회로



<133> < 실시예 1 >

- <134> 도 5를 참조하면, 본 발명의 제1실시예의 고주파 수신회로(500)는 저잡음 증폭기 (510) 및 트랜스포머(520)를 통하여 제1다상필터 또는 직각 위상 분리기(530)에 전송된다. 제1다상필터(530)는 고주파신호(RF)를 서로 직교하는 한 쌍의 입력신호 쌍들(RF1, RF2)(RF3, RF4)로 각각 0°, 90°, 180°, 270°로 위상 분리하여 출력한다.
- 한편, 국부발진신호(L0)는 제2다상필터(540)에 제공되어 (0°, 90°, 180°, 270°) 및
 (45°, 135°, 225°, 315°)으로 각각 위상 분리되어 서로 45° 위상차를 가지는 제1 및 제
 2그룹신호들(GS1, GS2)을 발생한다. 국부발진신호(L0)의 주파수(f2)는 고주파신호(RF)의
 주파수(f1)의 약 1/2주파수를 가진다.
- <136> 상술한 다상필터의 구체적인 회로구성은 미국공개특허 2001-38323호 등에 개시되어 있는 다상필터와 동일 또는 유사구조를 채택할 수 있다.
- <137> 제1그룹신호(GS1)는 서로 직교하는 한 쌍의 구동신호 쌍(LO1, LO2)(LO3, LO4)을 포함한다. 제2그룹신호(GS2)는 서로 직교하는 한 쌍의 구동신호 쌍(LO5, LO6)(LO7, LO8)
 을 포함한다. 이들 구동신호들의 위상관계는 도 6에 도시되어 있다.
- <138> 제1혼합기(550)는 입력신호들(RF1~RF4)을 입력하여 제1그룹신호(GS1)의 구동신호들 (LO1~LO4)과 주파수 혼합하여 제1중간주파신호(IF1)를 발생한다.
- <139> 제2혼합기(560)는 입력신호들(RF1~RF4)을 입력하여 제2그룹신호(GS2)의 구동신호들 (LO5~LO8)과 주파수 혼합하여 제2중간주파신호(IF2)를 발생한다.
- <140> 제1실시예에서 제1 및 제2혼합기들(550, 560)은 상술한 주파수혼합회로의 제1실시예, 제3 및 제4실시예로 제시된 서브 하모닉 더블 밸런스 혼합회로를 사용한다. '




<141> 제1혼합기(550)에서 발생된 제1중간주파수신호(IF1)는 제1증폭기(570)를 통하여 증 폭되고, 저역필터링되고, 직류오프셋이 제거된 다음에 동상의 기저대역신호(I)로 출력된 다.

<142> 제2혼합기(560)에서 발생된 제2중간주파수신호(IF2)는 제2증폭기(580)를 통하여 증 폭되고, 저역필터링되고, 직류오프셋이 제거된 다음에 상기 신호(I)와 위상이 직교된 기 저대역신호(Q)로 출력된다.

<143> < 실시예 2 >

- <144> 도 7을 참조하면, 본 발명의 제2실시예의 고주파수신회로(600)는 제1실시에의 회로(500)와 비교하여 제2다상필터(640), 제1혼합기(650), 제2혼합기(660)의 구성이 다 르고 나머지 부분은 동일하므로 동일 부호로 처리하고 구체적인 설명은 생략한다.
- <145> 국부발진신호(L0)는 제2다상필터(640)에 제공되어 위상분리되어 서로 90° 위상차를 가지는 제1 및 제2구동신호쌍(LO1, LO2)(LO3, LO4)을 발생한다. 국부발진신호(LO)의 주 파수(f2)는 고주파신호(RF)의 주파수(F1)와 동일하다.
- <146> 제1혼합기(650)는 입력신호들(RF1~RF4)을 입력하여 구동신호들(들(LO1, LO2)와 주 파수 혼합하여 제1중간주파신호(IF1)를 발생한다.
- <147> 제2혼합기(660)는 입력신호들(RF1~RF4)을 입력하여 구동신호들(LO3, LO4)과 주파수 혼합하여 제2중간주파신호(IF2)를 발생한다.
- <148> 제1실시예에서 제1 및 제2혼합기들(650, 660)은 상술한 주파수혼합회로의 제2실시 예로 제시된 더블 밸런스 혼합회로를 사용한다.



<149> 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

<150> 예컨대, 제3 및 제4실시예의 주파수혼합회로에서 제2실시에의 길버트 셀 코아 구조 로 혼합회로의 구조를 변경하는 것이 가능하다.

【발명의 효과】

성술한 바와 같이 본 발명에서는 직접 변화 수신기에서 주파수 혼합시 중요한 문제점으로 대두되는 2차 혼변조 왜곡을 혼합회로의 고주파신호의 입력구조를 변경함으로써 감소할 수 있다. 따라서, 2차고조파를 제거함으로써 혼합회로의 선형성을 향상시키고 수신회로의 수신 품질을 향상시킬 수 있다.

1020030026686

출력 일자: 2003/6/5

【특허청구범위】

【청구항 1】

제1주파수를 가지며 제1입력신호 쌍(RF1, RF2)을 차동 증폭하여 제1차동 증폭신호를 발생하는 제1차동 증폭회로;

상기 제1주파수와 동일한 주파수를 가지며 상기 제1입력신호 쌍과 직교하는 제2입력신호 쌍을 차동 증폭하여 제2차동 증폭신호를 발생하는 제2차동 증폭회로;

상기 제1차동 증폭신호와 상기 제2차동 증폭신호를 감산하여 감산신호를 발생하는 감산회로; 및

상기 감산신호와, 제2주파수를 가지며 서로 직교하는 제1 및 제2구동신호 쌍들을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거되고 서로 직교 된 출력신호 쌍을 발생하는 혼합회로를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 2】

제1항에 있어서, 상기 제2주파수는 제1주파수의 약 1/2인 것을 특징으로 하는 주파수 혼합기.

【청구항 3】

제1항에 있어서, 상기 출력신호 쌍은 기저대역신호인 것을 특징으로 하는 주파수 혼합기.

【청구항 4】

제1항에 있어서, 상기 고조파성분은 f1-2f2 주파수 성분을 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 5】

제1항에 있어서, 상기 감산회로는

상기 제1차동 증폭회로와 상기 믹서수단의 사이에 연결되어 상기 제1차동증폭신호 를 제1극성으로 유도 결합하는 제1트랜스포머; 및

상기 제2차동 증폭수단과 상기 혼합회로의 사이에 연결되어 상기 제2차동 증폭신호를 상기 제1극성과 반대극성인 제2극성으로 유도 결합하는 제2트랜스포머를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 6】

제5항에 있어서, 상기 제1차동 증폭회로는

중앙 탭이 제1전원전압에 결합된 상기 제1트랜스포머의 제1권선의 양단에 각각 콜렉터가 연결되고, 상기 제1입력신호 쌍의 각 신호가 각각 베이스에 연결된 제1에미터 결합 트랜지스터 쌍; 및

상기 제1에미터 결합 트랜지스터 쌍의 에미터 공통노드와 제2전원전압 사이에 연결 된 제1바이어스 전류소스를 구비한 것을 특징으로 하는 주파수 혼합기.

【청구항 7】

제6항에 있어서, 상기 제2차동 증폭회로는

중앙 탭이 상기 제1전원전압에 결합된 상기 제2트랜스포머의 제1권선의 양단에 각각 콜렉터가 연결되고, 상기 제2입력신호 쌍의 각 신호가 각각 베이스에 연결된 제2에미터 결합 트랜지스터 쌍; 및

1020030026686

출력 일자: 2003/6/5

상기 제1에미터 결합 트랜지스터 쌍의 에미터 공통노드와 제2전원전압 사이에 연결된 제2바이어스 전류소스를 포함하는 것을 특징으로 하는 주파수혼합기.

【청구항 8】

제7항에 있어서, 상기 혼합회로는

제 1출력단자와 상기 제1트랜스포머의 제2권선의 일단 사이에 연결되고, 상기 제1 구동신호 쌍에 의해 스위칭 구동되는 제1주파수 체배기;

제2출력단자와 상기 제1트랜스포머의 제2권선의 일단 사이에 연결되고, 상기 제2구 동신호 쌍에 의해 스위칭 구동되는 제2주파수 체배기;

상기 제1출력단자와 상기 제2트랜스포머의 제2권선의 일단 사이에 연결되고, 상기 제2구동신호 쌍에 의해 스위칭 구동되는 제3주파수 체배기; 및

상기 제2출력단자와 상기 제2트랜스포머의 제2권선의 일단 사이에 연결되고, 상기 제1구동신호 쌍에 의해 스위칭 구동되는 제4주파수 체배기를 포함하는 것을 특징으로 하는 주파수혼합기.

【청구항 9】

제7항에 있어서, 상기 제1 및 제2차동 증폭회로들 각각은

상기 에미터 결합 트랜지스터 쌍들의 각 공통노드와 각 트랜지스터의 에미터 사이에 각각 연결된 리제너레이션 저항 쌍을 더 포함하는 것을 특징으로 주파수 혼합기.

【청구항 10】

제8항에 있어서, 상기 제1 및 제2출력단자들 사이에 연결된 캐패시터를 더 구비하는 것을 특징으로 하는 주파수 혼합기.

【청구항 11】

제1주파수를 가지며 제1입력신호 쌍을 차동 증폭하여 제1차동 증폭신호를 발생하는 제1차동 증폭회로;

상기 제1주파수와 동일한 주파수를 가지며 상기 제1입력신호 쌍과 직교하는 제2입력신호 쌍을 차동 증폭하여 제2차동 증폭신호를 발생하는 제2차동 증폭회로;

상기 제1차동 증폭신호와 상기 제2차동 증폭신호를 감산하여 감산신호를 발생하는 감산회로; 및

상기 감산신호와, 제2주파수를 가진 구동신호 쌍을 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거되고 서로 직교된 출력신호 쌍을 발생하는 혼합회로를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 12】

제11항에 있어서, 상기 제1 및 제2주파수는 실질적으로 동일한 것을 특징으로 하는 주파수 혼합기.

【청구항 13】

제11항에 있어서, 상기 출력신호 쌍은 기저대역신호인 것을 특징으로 하는 주파수 혼합기.

【청구항 14】

제11항에 있어서, 상기 고조파성분은 f1-f2 주파수 성분을 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 15】

제11항에 있어서, 상기 감산회로는

상기 제1차동 증폭회로와 상기 혼합회로 사이에 연결되어 상기 제1차동 증폭신호 를 제1극성으로 유도 결합하는 제1트랜스포머; 및

상기 제2차동 증폭회로와 상기 혼합회로 사이에 연결되어 상기 제2차동 증폭신호를 상기 제1극성과 반대극성인 제2극성으로 유도 결합하는 제2트랜스포머를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 16】

제15항에 있어서, 상기 제1차동 증폭회로는

중앙 탭이 제1전원전압에 결합된 상기 제1트랜스포머의 제1권선의 양단에 각각 콜렉터가 연결되고, 상기 제1입력신호 쌍의 각 신호가 각각 베이스에 연결된 제1에미터 결합 트랜지스터 쌍; 및

상기 제1에미터 결합 트랜지스터 쌍의 에미터 공통노드와 제2전원전압 사이에 연결 된 제1바이어스 전류소스를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 17】

제16항에 있어서, 상기 제2차동 증폭회로는

중앙 탭이 상기 제1전원전압에 결합된 상기 제2트랜스포머의 제1권선의 양단에 각각 콜렉터가 연결되고, 상기 제2입력신호 쌍의 각 신호가 각각 베이스에 연결된 제2에미터 결합 트랜지스터쌍; 및

1020030026686

출력 일자: 2003/6/5

상기 제1에미터 결합 트랜지스터 쌍의 에미터 공통노드와 제2전원전압 사이에 연결 된 제2바이어스 전류소스를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 18】

제17항에 있어서, 상기 혼합회로는

제 1 및 제2출력단자에 각 콜렉터들이 각각 연결되고, 상기 구동신호 쌍의 각 신호들이 각 베이스들에 각각 결합되고, 상기 제1트랜스포머의 제2권선의 일단에 각 에미터들이 공통 연결된 제3에미터 결합 트랜지스터 쌍; 및

제1 및 제2출력단자에 각 콜렉터들이 각각 연결되고, 상기 구동신호 쌍의 각 신호들이 각 베이스들에 각각 결합되고, 상기 제2트랜스포머의 제2권선의 일단에 각 에미터들이 공통 연결된 제4에미터 결합 트랜지스터 쌍을 포함하는 것을 특징으로 하는 주파수혼합기.

【청구항 19】

제17항에 있어서, 상기 제1 및 제2차동 증폭회로들 각각은

상기 에미터 결합 트랜지스터 쌍들의 각 공통노드와 각 트랜지스터의 에미터 사이에 각각 연결된 리제너레이션 저항 쌍을 더 구비하는 것을 특징으로 주파수 혼합기.

【청구항 20】

제18항에 있어서, 상기 제1 및 제2출력단자들 사이에 연결된 캐패시터를 더 구비하는 것을 특징으로 하는 주파수 혼합기.

【청구항 21】

제1주파수를 가지며 제1입력신호 쌍을 차동 증폭하여 제1 및 제2노드에 각각 제1 및 제2전류신호들을 발생하는 차동 증폭회로;

상기 제1주파수와 동일한 주파수를 가지며 상기 제1입력신호 쌍과 직교하는 제2입력신호 쌍에 응답하여 상기 제1 및 제2노드에 각각 제3 및 제4전류신호들을 발생하는 고조파 제거회로; 및

상기 제1 및 제2노드에 결합된 전류신호들과, 제2주파수를 가지며 서로 직교하는 제1 및 제2구동신호 쌍들을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 서로 직교된 출력신호 쌍을 발생하는 혼합회로들을 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 22】

제21항에 있어서, 상기 제2주파수는 제1주파수의 약 1/2인 것을 특징으로 하는 주파수 혼합기.

【청구항 23】

제21항에 있어서, 상기 출력신호 쌍은 기저대역신호인 것을 특징으로 하는 주파수 혼합기.

【청구항 24】

제21항에 있어서, 상기 고조파성분은 f1-2f2 주파수 성분을 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 25】

제21항에 있어서, 상기 고조파 제거회로는

상기 제1노드에 에미터가 연결되고, 상기 제2입력신호 쌍의 한 신호가 베이스에 결합되고, 제1바이어스 전류소스를 통하여 전원전압에 결합된 제1트랜지스터;

상기 제1노드와 상기 접지전압 사이에 연결된 제2바이어스 전류소스;

상기 제2노드에 에미터가 연결되고, 상기 제2입력신호쌍의 다른 신호가 베이스에 결합되고, 제3바이어스 전류소스를 통하여 상기 전원전압에 결합된 제2트랜지스터; 및

상기 제2노드와 상기 접지전압 사이에 연결된 제4바이어스 전류소스를 구비한 것을 . 특징으로 하는 주파수 혼합기.

【청구항 26】

제25항에 있어서, 상기 차동 증폭회로는

상기 제1 및 제2노드에 각각 콜렉터가 연결되고, 상기 제1입력신호 쌍의 각 신호 가 각각 베이스에 연결된 제1에미터 결합 트랜지스터 쌍; 및

상기 제1에미터 결합 트랜지스터 쌍의 공통노드와 제2전원전압 사이에 연결된 제5 바이어스 전류소스를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 27】

제25항에 있어서, 상기 제5 바이어스전류소스의 바이어스 전류값은 상기 제1, 제2, 제3 및 제4 바이어스 전류소스의 전류값의 2배인 것을 특징으로 하는 주파수 혼합기.

【청구항 28】

제25항에 있어서, 상기 차동 증폭회로는

상기 에미터 결합 트랜지스터 쌍의 공통노드와 각 트랜지스터의 에미터 사이에 각 각 연결된 리제너레이션 저항 쌍을 더 포함하는 것을 특징으로 주파수 혼합기.

【청구항 29】

제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리하는 제1다상필터;

제 2주파수를 가진 국부발진신호를 위상 분리하여 서로 45° 위상차를 가지는 제1 및 제2그룹신호들을 발생하고, 각 그룹은 서로 직교하는 한 쌍의 구동신호 쌍을 각각 포함하는 제2다상필터;

상기 제1 및 제2 다상필터들과 결합되고, 상기 한 쌍의 입력신호 쌍들과 상기 제1 그룹신호의 한 쌍의 구동신호 쌍들을 혼합하여 제3주파수를 가진 제1출력신호를 출력하 는 제1혼합기; 및

상기 제1 및 제2 다상필터들과 결합되고, 상기 한 쌍의 입력신호 쌍들과 상기 제2 그룹신호의 한 쌍의 구동신호 쌍들을 혼합하여 상기 제3주파수와 동일한 주파수를 가진 제2출력신호를 출력하는 제2혼합기를 포함하는 것을 특징으로 하는 고주파 수신회로.

【청구항 30】

제29항에 있어서, 상기 제1출력신호와 제2출력신호는 서로 직교하는 것을 특징으로 하는 고주파 수신회로.

【청구항 31】

제29항에 있어서, 상기 제1 및 제2혼합기 각각은 고조파 제거형 서브 하모닉 더블 밸런스 혼합기인 것을 특징으로 하는 고주파 수신회로.

【청구항 32】

제31항에 있어서, 상기 제2주파수는 제1주파수의 약 1/2인 것을 특징으로 하는 고 주파 수신회로.

【청구항 33】

제31항에 있어서, 상기 제1 및 제2 출력신호들은 기저대역신호인 것을 특징으로 하는 고주파 수신회로.

【청구항 34】

제32항에 있어서, 상기 고조파성분은 f1-2f2 주파수 성분을 포함하는 것을 특징으로 하는 고주파 수신회로.

【청구항 35】

제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리하는 제1다상필터;

제 2주파수를 가진 국부발진신호를 서로 직교하는 한 쌍의 구동신호 쌍들로 위상 분리하는 제2다상필터;

상기 제1 및 제2 다상필터들과 결합되고, 상기 한 쌍의 입력신호 쌍들과 상기 한 쌍의 구동신호 쌍들 중 하나의 구동신호 쌍을 혼합하여 제3주파수를 가진 제1출력신호를 출력하는 제1혼합기; 및

상기 제1 및 제2 다상필터들과 결합되고, 상기 한 쌍의 입력신호 쌍들과 상기 한 쌍의 구동신호 쌍들 중 다른 하나의 구동신호 쌍을 혼합하여 상기 제3주파수와 동일한 1020030026686

출력 일자: 2003/6/5

주파수를 가진 제2출력신호를 출력하는 제2혼합기를 포함하는 것을 특징으로 하는 고주 파 수신회로.

【청구항 36】

제35항에 있어서, 상기 제1출력신호와 제2출력신호는 90° 위상차를 가진 것을 특징으로 하는 고주파 수신회로.

【청구항 37】

제36항에 있어서, 상기 제1 및 제2혼합기 각각은 고조파 제거형 혼합기인 것을 특징으로 하는 고주파 수신회로.

【청구항 38】

제36항에 있어서, 상기 제2주파수는 제1주파수와 실질적으로 동일한 것을 특징으로 하는 고주파 수신회로.

【청구항 39】

제36항에 있어서, 상기 제1 및 제2출력신호들은 기저대역신호인 것을 특징으로 하는 고주파 수신회로.

【청구항 40】

제39항에 있어서, 상기 고조파성분은 f1-f2 주파수 성분을 포함하는 것을 특징으로 하는 고주파 수신회로.

【청구항 41】

제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리하는 단계;

제2주파수를 가진 국부발진신호를 위상 분리하여, 서로 직교하는 한 쌍의 구동신호 쌍을 각각 포함하고, 서로 45° 위상차를 가지는 제1 및 제2그룹신호들을 발생하는 단계 ;

상기 한 쌍의 입력신호 쌍들과 상기 제1그룹신호의 한 쌍의 구동신호 쌍들을 제1 혼합하여 제3주파수를 가진 제1출력신호를 출력하는 단계; 및

상기 한 쌍의 입력신호 쌍들과 상기 제2그룹신호의 한 쌍의 구동신호 쌍들을 제2혼합하여 상기 제3주파수와 동일한 주파수를 가진 제2출력신호를 출력하는 단계를 포함하는 것을 특징으로 하는 고주파 수신방법.

【청구항 42】

제41항에 있어서, 상기 제1출력신호와 제2출력신호는 90° 위상차를 가진 것을 특징으로 하는 고주파 수신방법.

【청구항 43】

제41항에 있어서, 상기 제1 및 제2혼합 각각은 고조파 제거형 서브 하모닉 더블 밸런스 능동혼합방식인 것을 특징으로 하는 고주파 수신방법.

【청구항 44】

제1주파수를 가진 고주파신호를 서로 직교하는 한 쌍의 입력신호 쌍들로 위상 분리 하는 단계;

제 2주파수를 가진 국부발진신호를 서로 직교하는 한 쌍의 구동신호 쌍둘로 위상 분리하는 단계; 1020030026686

출력 일자: 2003/6/5

상기 한 쌍의 입력신호 쌍들과 상기 한 쌍의 구동신호 쌍들 중 하나의 구동신호 쌍을 제1혼합하여 제3주파수를 가진 제1출력신호를 출력하는 단계; 및

상기 한 쌍의 입력신호 쌍들과 상기 한 쌍의 구동신호 쌍들 중 다른 하나의 구동신호 쌍을 혼합하여 상기 제3주파수와 동일한 주파수를 가진 제2출력신호를 출력하는 단계를 포함하는 것을 특징으로 하는 고주파 수신방법.

【청구항 45】

제44항에 있어서, 상기 제1 및 제2혼합 각각은 고조파 제거형 더블 밸런스 능동혼합방식인 것을 특징으로 하는 고주파 수신방법.

【청구항 46】

제1주파수를 가진 제1입력신호 쌍을 차동 증폭하여 제1차동 증폭신호를 발생하는 단계;

상기 제1주파수와 동일한 주파수를 가지며 상기 제1입력신호 쌍과 직교하는 제2입력신호 쌍을 차동 증폭하여 제2차동 증폭신호를 발생하는 단계;

상기 제1차동 증폭신호와 상기 제2차동 증폭신호를 감산하여 감산신호를 발생하는 단계;

상기 감산신호와, 제2주파수를 가지며 서로 직교된 제1 및 제2구동신호 쌍들을 서 브 하모닉 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거되고 서로 직교된 출력신호 쌍을 발생하는 단계를 포함하는 것을 특징으로 하는 주파수 혼합방법.

【청구항 47】

제1주파수를 가진 제1입력신호 쌍을 차동 증폭하여 제1차동 증폭신호를 발생하는 단계;

상기 제1주파수와 동일한 주파수를 가지며 상기 제1입력신호 쌍과 직교하는 제2입력신호 쌍을 차동증폭하여 제2차동 증폭신호를 발생하는 단계;

상기 제1차동 증폭신호와 상기 제2차동 증폭신호를 감산하여 감산신호를 발생하는 단계;

상기 감산신호와, 제2주파수를 가지며 구동신호 쌍을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거되고 서로 직교된 출력신호 쌍을 발생하는 단계를 포함하는 것을 특징으로 하는 주파수 혼합방법.

【청구항 48】

제1주파수를 가지며 제1입력신호 쌍을 차동 증폭하여 각각 제1 및 제2전류신호들을 발생하는 단계;

상기 제1주파수와 동일한 주파수를 가지며 상기 제1입력신호 쌍과 직교하는 제2입력신호 쌍에 응답하여 상기 제1 및 제2전류신호들로부터 각각 제3 및 제4전류신호들을 감산하여 제1 및 제2 감산신호들을 각각 발생하는 단계; 및

상기 제1 및 제2감산신호들과, 제2주파수를 가지며 서로 직교하는 제1 및 제2구동 신호 쌍들을 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 서로 직교된 출력신호 쌍을 발생하는 단계를 포함하는 것을 특징으로 하는 주파수 혼합방법.

【청구항 49】

제1주파수를 가지는 제1입력신호를 증폭하여 제1증폭신호를 발생하는 제1증폭회로;

상기 제1주파수와 동일한 주파수를 가지며 상기 제1입력신호와 직교하는 제2입력신호를 증폭하여 제2증폭신호를 발생하는 제2증폭회로;

상기 제1증폭신호와 상기 제2증폭신호를 감산하여 감산신호를 발생하는 감산회로; 및

상기 감산신호와, 제2주파수를 가지는 구동신호를 서브 하모닉 더블 밸런스 혼합방식으로 혼합하여 2차 고조파 성분이 제거된 신호를 출력신호로 발생하는 혼합회로를 포함하는 것을 특징으로 하는 주파수 혼합기.

【청구항 50】

제49항에 있어서,

상기 제1증폭회로 및 제2증폭회로는 각각 차동증폭회로로 구성된 것을 특징으로 하는 주파수 혼합기.

【청구항 51】

제49항에 있어서,

상기 제1입력신호 및 제2입력신호는 각각 180도 위상차를 가진 입력신호 쌍으로 구성된 것을 특징으로 하는 주파수 혼합기.

【청구항 52】

제51항에 있어서.

1020030026686

출력 일자: 2003/6/5


상기 구동신호는 서로 직교하는 제1구동신호 쌍 및 제2구동신호 쌍으로 구성된 것을 특징으로 하는 주파수 혼합기.


【청구항 53】

제52항에 있어서,


상기 구동신호는 상기 제2주파수는 제1주파수의 약 1/2인 것을 특징으로 하는 주파수 혼합기.

【도면】







[도 3]










<u></u>

[도 5]



[도 6]

